台湾专利TW201319666A 半導體裝置及顯示裝置

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明的目的是提供一種在不使TFT的製程複雜化的情況下可以實現面板上載系統，並且抑制成本的發光裝置。本發明的發光裝置的特徵是：在像素部分中提供包含發光元件和控制施加給該發光元件的電流的TFT的像素，驅動電路包含的TFT和控制施加給該發光元件的電流的TFT包含：閘極和形成在該閘極上的閘絕緣膜；中間夾所述閘絕緣膜和所述閘極重疊的第一半導體膜；在該第一半導體膜上形成的一對第二半導體膜，其中，所述該對第二半導體膜中摻雜有摻雜一個導電型的雜質，且所述第一半導體膜由半非晶矽半導體形成。
公开号:TW201319666A
申请号:TW102101958
申请日:2004-07-08
公开日:2013-05-16
发明作者:Shunpei Yamazaki
申请人:Semiconductor Energy Lab；
IPC主号:H01L29-00

专利说明:
半導體裝置及顯示裝置
本發明相關於一種發光裝置，該發光裝置使用薄膜電晶體作為其驅動電路和像素部分。
用廉價的玻璃基底而形成的半導體裝置隨著解析度的增加，用於安裝的像素部分周圍的區域(框緣區域)在基底中所占比例增大，有妨礙發光裝置的精巧化的傾向。所以，可以認為將用單晶矽片形成的IC(積體電路)安裝到玻璃基底的方式有其界限。包含驅動電路的積體電路和像素部分渾然一體地形成在同一塊玻璃基底上的技術，也就是所謂的面板上載系統(system on panel)化受到關注。
使用多晶半導體膜的薄膜電晶體(多晶TFT)的遷移率比使用非晶半導體膜的TFT的遷移率高2位數，具有能夠將半導體裝置的像素部分和其周圍的驅動電路渾然一體地形成在同一塊基底上的優勢。但是，跟使用非晶半導體膜的TFT相比，由於晶化半導體膜的製程複雜，所以對應地又有成品與原料之比減低，成本增高的劣勢。
例如，在多晶半導體膜的形成中通常使用的鐳射退火法的情形中，為了提高結晶性，有必要確保所需能源的密度。因此，雷射光束的長軸的長度就有了界限，這樣就會使晶化製程的處理能量減少，且使雷射光束的邊緣附近的結晶性產生不均勻，其結果是對基底的尺寸有了限制。另外，鐳射能源由於自身不均勻導致半導體膜的結晶性產生不均勻，所以該鐳射退火法有很難均勻處理被處理物的缺點。
但是，用非晶半導體膜形成通道形成區的TFT的電場效應遷移率至多為0.4至0.8cm²/V．sec左右。因此，雖可以給像素部分作為開關元件使用，但是不適合作為選擇像素的掃描線驅動電路、或給該被選擇的像素提供視頻信號的信號線驅動電路等要求高速運轉的驅動電路。
半導體顯示裝置中特別是主動(主動)矩陣類型的發光裝置的情況，在像素中提供至少兩個電晶體，即：作為控制輸入視頻信號的開關元件發揮作用的電晶體和用來控制向該發光元件饋送電流的電晶體。所述用來控制向發光元件饋送電流的電晶體，較佳的是，能夠獲取比用於開關元件的電晶體更高的導通(ON)電流。所以，對於發光裝置來說，提高像素部分的TFT的遷移率是重要的課題。
鑒於上述問題，本發明的目的是提供一種發光裝置，該發光裝置在不使TFT的製程複雜化的情況下可以實現面板上載系統，並且抑制成本。
本發明使用在非晶半導體膜中結晶粒分散存在的半非晶矽半導體膜來製作薄膜電晶體(TFT)，並將該TFT用於像素部分或驅動電路從而製作發光裝置。使用半非晶矽半導體膜的TFT的遷移率為2至10cm²/V．sec，是使用非晶半導體膜的TFT的遷移率的2至20倍，所以可以將驅動電路的一部分或整個驅動電路和像素部分渾然一體地形成在同一塊基底上。
而且半非晶矽半導體膜(微晶半導體膜)和多晶半導體膜不同，可以作為半非晶矽半導體膜直接形成在基底上。具體來說，可以用H₂將SiH₄的流量比稀釋到2至1000倍，較佳稀釋到10至100倍，並藉由電漿CVD法形成膜。根據上述方法製作的半非晶矽半導體膜包含微晶半導體膜，該微晶半導體膜在非晶半導體膜中包含0.5nm至20nm的晶粒。所以，和使用多晶半導體膜的情況不同，不需要在形成半導體膜之後執行對其進行晶化的製程。並且，不會象使用雷射光束來晶化半導體膜那樣，發生因在雷射光束的長軸的長度上有限度，所以基底的尺寸也受到限制的情況。另外，可以減少製作TFT的工序，所以對應地可以提高發光裝置成品與原料之比，並降低成本。
另外，本發明只要至少用半非晶矽半導體膜來形成通道形成區就可以。通道形成區沒有必要在其膜厚方向上全部是半非晶矽半導體，只要其一部分包含半非晶矽半導體即可。
另外，本說明書中的發光元件的範疇包含由電流或電壓控制其亮度的元件，具體地說，包含用於OLED(有機發光二極體，Organic Light Emitting Diode)或FED(場致發射顯示器，Field Emission Display)的MIM型的電子來源元件(電子發射元件)等。
發光裝置包含發光元件被密封狀態下的面板以及在面板上安裝有包含控制器的IC等狀態的模組。而且，本發明相關於在製作該發光裝置的過程中相當於發光元件完成之前的一種模式的元件基底，該元件基底在多個的各個像素中提供將電流供給發光元件的手段。元件基底具體可以是任何狀態，可以是只形成有發光元件的像素電極的狀態，也可以是在形成成為像素電極的導電膜的膜後，對其進行圖案化以形成像素電極之前的狀態。
作為發光元件之一的OLED(有機發光二極體，Organic Light Emitting Diode)包含包含借助於施加電場而產生發光(電致發光，Electro luminescence)的場致發光材料的層(以下稱為場致發光層)、陽極層、以及陰極層。電致發光層被提供在陽極與陰極之間，且由單層或多層組成。具體地說，場致發光層包含電洞注入層、電洞傳輸層、發光層、電子注入層、電子傳輸層等。構成場致發光層的層可以包含無機化合物。由場致發光層得到的發光包含從單重激發態返回基態時的光發射(螢光)以及從三重激發態返回基態時的光發射(磷光)。
10‧‧‧基底
100‧‧‧基底
101‧‧‧TFT
102‧‧‧TFT
103‧‧‧發光元件
11‧‧‧第一導電膜
110‧‧‧閘極
111‧‧‧閘絕緣膜
112‧‧‧第一半導體膜
113‧‧‧第二半導體膜
114‧‧‧第三半導體膜
115‧‧‧佈線
12‧‧‧閘極
120‧‧‧閘極
122‧‧‧第一半導體膜
123‧‧‧第二半導體膜
124‧‧‧第三半導體膜
125‧‧‧佈線
13‧‧‧閘極
130‧‧‧像素電極
1302‧‧‧閘絕緣膜
1303‧‧‧第一半導體膜
1304a‧‧‧第二半導體膜
1304b‧‧‧第二半導體膜
1305a‧‧‧第三半導體膜
1305b‧‧‧第三半導體膜
131‧‧‧場致發光層
132‧‧‧對向電極
14‧‧‧第一絕緣膜
140‧‧‧第一鈍化膜
1401‧‧‧脈衝輸出電路
141‧‧‧第二鈍化膜
15‧‧‧第二絕緣膜
16‧‧‧第一半導體膜
17‧‧‧第二半導體膜
18‧‧‧第二半導體膜
19‧‧‧遮罩
20‧‧‧第二導電膜
2001‧‧‧外殼
2002‧‧‧支撐台
2003‧‧‧顯示部分
2004‧‧‧揚聲器部分
2005‧‧‧視頻輸入端點
201‧‧‧開關用TFT
202‧‧‧驅動用TFT
203‧‧‧發光元件
204‧‧‧電容元件
205‧‧‧像素電極
21‧‧‧遮罩
2201‧‧‧主體
2202‧‧‧外殼
2203‧‧‧顯示部分
2204‧‧‧鍵盤
2205‧‧‧外部連介面
2206‧‧‧點擊滑鼠
23‧‧‧佈線
2401‧‧‧主體
2402‧‧‧外殼
2403‧‧‧顯示部分A
2404‧‧‧顯示部分B
2405‧‧‧讀取部分
2406‧‧‧操作鍵
2407‧‧‧揚聲器部分
27‧‧‧第三絕緣膜
28‧‧‧第四絕緣膜
29‧‧‧第五絕緣膜
30‧‧‧第六絕緣膜
300‧‧‧基底
301‧‧‧TFT
302‧‧‧TFT
303‧‧‧發光元件
31‧‧‧像素電極
310‧‧‧閘極
311‧‧‧閘絕緣膜
312‧‧‧第一半導體膜
313‧‧‧第二半導體膜
314‧‧‧第三半導體膜
315‧‧‧佈線
320‧‧‧閘極
322‧‧‧第一半導體膜
323‧‧‧第二半導體膜
324‧‧‧第三半導體膜
325‧‧‧佈線
33‧‧‧隔離物
330‧‧‧通道保護膜
331‧‧‧通道保護膜
332‧‧‧對向電極
34‧‧‧場致發光層
340‧‧‧第一鈍化膜
341‧‧‧第二鈍化膜
35‧‧‧對向電極
36‧‧‧發光元件
370‧‧‧像素電極
371‧‧‧場致發光層
4001‧‧‧第一基底
4002‧‧‧像素部分
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧第二基底
4007‧‧‧填充物
4009‧‧‧TFT
4010‧‧‧TFT
4011‧‧‧發光元件
4012‧‧‧透明導電膜
4014‧‧‧佈線
4015‧‧‧佈線
4016‧‧‧端點
4017‧‧‧佈線
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
6011‧‧‧基底
6012‧‧‧像素部分
6013‧‧‧信號線驅動電路
6014‧‧‧掃描線驅動電路
6015‧‧‧FPC
6021‧‧‧基底
6022‧‧‧像素部分
6023‧‧‧信號線驅動電路
6024‧‧‧掃描線驅動電路
6025‧‧‧FPC
6031‧‧‧基底
6032‧‧‧像素部分
6033a‧‧‧類比開關
6033b‧‧‧移位暫存器
6034‧‧‧掃描線驅動電路
6035‧‧‧FPC
7001‧‧‧TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧場致發光層
7005‧‧‧陽極
701‧‧‧像素部分
7011‧‧‧TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧場致發光層
7015‧‧‧陽極
7016‧‧‧遮蔽膜
7017‧‧‧透明導電膜
702‧‧‧掃描線驅動電路
7021‧‧‧TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧場致發光層
7025‧‧‧陽極
7027‧‧‧透明導電膜
703‧‧‧信號線驅動電路
704‧‧‧移位暫存器
705‧‧‧類心開關
706‧‧‧移位暫存器
712‧‧‧掃描線驅動電路
713‧‧‧信號線驅動電路
714‧‧‧移位暫存器
715‧‧‧閂鎖A
716‧‧‧閂鎖B
801‧‧‧TFT
802‧‧‧TFT
803‧‧‧TFT
804‧‧‧TFT
805‧‧‧TFT
806‧‧‧TFT
807‧‧‧電容元件
901‧‧‧發光元件
902‧‧‧開關用TFT
903‧‧‧驅動用TFT
904‧‧‧電流控制用TFT
905‧‧‧電容元件
906‧‧‧消除用TFT
911‧‧‧發光元件
912‧‧‧開關用TFT
913‧‧‧驅動用TFT
915‧‧‧電容元件
916‧‧‧消除用TFT
圖1是表示本發明的發光裝置的剖面圖；圖2A、2B是表示本發明的發光裝置中的像素的電路圖和剖面圖；圖3是表示本發明的發光裝置的剖面圖；圖4是表示本發明的發光裝置中的元件基底的一個模式的圖；圖5A、5B是表示本發明的發光裝置中的元件基底的一個模式的圖；圖6A、6B是表示本發明的發光裝置的結構的方塊圖；圖7A~7C是表示本發明的發光裝置的製作製程的圖；圖8A~8C是表示本發明的發光裝置的製作製程的圖；圖9A~9C是表示本發明的發光裝置的製作製程的圖；圖10A、10B是表示本發明的發光裝置的製作製程的圖；圖11A~11F是表示本發明的發光裝置中的像素的剖面圖；圖12A~12E是表示本發明的發光裝置中的像素的電路圖；圖13A、13B是表示本發明的發光裝置中的半非晶矽TFT的一個模式的圖；圖14A、14B是表示用於本發明的發光裝置的移位暫存器的一個模式；圖15A、15B是表示本發明的發光裝置的俯視圖和剖面圖；圖16A~16C是表示使用本發明的發光裝置的電子裝置的圖。
本發明的選擇圖為圖1
下面，關於本發明的實施方式將參照圖式給於說明。但是，本發明可能藉由多種不同的方式來實施，本領域人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種各樣的形式，而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施方式所記載的內容中。
接著，將說明使用於本發明的發光裝置的TFT的結構。圖1表示出用於驅動電路的TFT和用於像素部分的TFT的剖面圖。101相當於用於驅動電路的TFT的剖面圖，而102相當於用於像素部分的TFT的剖面圖，103相當於經所述TFT 102獲取供應電流的發光元件的剖面圖。TFT 101、102是反錯向類型(底閘型)。注意，雖然半非晶矽TFT為n型時比為p型時的遷移率更高，所以n型半非晶矽TFT更適合用於驅動電路，但是，本發明的TFT可以是n型也可以是p型。無論使用哪一個極性的TFT，形成在同一個基底上的TFT最好是相同極性，這樣可以減少工序。
驅動電路的TFT 101包含在基底100上形成的閘極110；覆蓋閘極110的閘絕緣膜111；以及中間夾閘絕緣膜111和閘極110重疊的由半非晶矽半導體膜構成的第一半導體膜112。而且，TFT 101還包含作為源極區或汲極區發揮作用的一對第二半導體膜113；以及提供在第一半導體膜112和第二半導體膜113之間的第三半導體膜114。
圖1中，閘絕緣膜111由2層絕緣膜形成，但是本發明並不局限於該結構。閘絕緣膜111也可以由單層或3層或3層以上的絕緣膜構成。
另外，第二半導體膜113由非晶半導體膜或半非晶矽半導體膜形成，該半導體膜中摻雜有摻雜一個導電型的雜質。而且，一對第二半導體膜113中間夾第一半導體膜112的通道形成區域互相面對。
另外，第三半導體膜114由非晶質半導體膜或半非晶矽半導體膜形成，有和第二半導體膜113相同的導電型，且有比第二半導體膜113更低的導電性的特性。因為第三半導體膜114作為LDD區域發揮作用，所以可以緩和集中在作為汲極區發揮作用的第二半導體膜113的邊緣的電場，從而可以防止熱載子效應。第三半導體膜114不一定必須提供，但是若提供，則可以提高TFT的耐壓性，並提高可靠性。另外，如果TFT 101是n型，那麽，即使在形成第三半導體膜114時不特意摻雜摻雜n型的雜質，也可以獲取n型導電型的半導體。所以，當TFT 101是n型時，不一定必須給第三半導體膜114摻雜摻雜n型的雜質，但要給形成通道的第一半導體膜摻雜摻雜p型導電性的雜質，並控制該導電型使其儘量接近極性I型。
另外，形成佈線115並使其和一對第二半導體膜113連接。
驅動電路的TFT 102包含在基底100上形成的閘極120；覆蓋閘極120的閘絕緣膜111；以及中間夾閘絕緣膜111和閘極120重疊的由半非晶矽半導體膜構成的第一半導體膜122。而且，TFT 102還包含作為源極區或汲極區發揮作用的一對第二半導體膜123；以及提供在第一半導體膜122和第二半導體膜123之間的第三半導體膜124。
另外，第二半導體膜123由非晶半導體膜或半非晶矽半導體膜形成，該半導體膜中摻雜有摻雜一個導電型的雜質。而且，一對第二半導體膜123中間夾第一半導體膜122的通道形成區域而互相面對。
另外，第三半導體膜124由非晶質半導體膜或半非晶矽半導體膜形成，有和第二半導體膜123相同的導電型，且有比第二半導體膜123更低的導電性的特性。因為第三半導體膜124作為LDD區域發揮作用，所以可以緩和集中在作為汲極區發揮作用的第二半導體膜123的邊緣的電場，從而可以防止熱載子效應。第三半導體膜124不一定必須提供，但是若提供第三半導體膜，則可以提高TFT的耐壓性，並提高可靠性。另外，如果TFT 102是n型，那麽，即使在形成第三半導體膜124時不特意摻雜摻雜n型的雜質，也可以獲取n型導電型的半導體。所以，當TFT 102是n型時，不一定必須給第三半導體膜124摻雜摻雜n型的雜質，但要給形成通道的第一半導體膜摻雜摻雜p型導電性的雜質，並控制該導電型使其儘量接近極性I型。
另外，形成佈線125並使其和一對第二半導體膜123連接。
形成由絕緣膜形成的第一鈍化膜140、第二鈍化膜141並使其覆蓋TFT 101、102以及佈線115、125。覆蓋TFT 101、102的鈍化膜不限於2層結構，可以是單層也可以是3層或3層以上的結構。例如，可以用氮化矽形成第一鈍化膜140，用氧化矽形成第二鈍化膜141。用氮化矽或氮化氧化矽來形成鈍化膜可以防止TFT 101、102因受濕氣或氧的影響而引起退化。
佈線125的一方和發光元件103的像素電極130連接。在像素電極130上形成與其連接的場致發光層131，並且形成與該場致發光層131連接的對向電極132。另外，發光元件103包含陽極和陰極，其中一個用作像素電極，另一個用作對向電極。
在本發明中，因為包含通道形成區的第一半導體膜由半非晶矽半導體形成，所以，跟用非晶半導體膜的TFT相比可以獲取高遷移率的TFT，因此，驅動電路和像素部分可以形成在同一個基底上。
接著，將說明本發明的發光裝置包含的像素的結構。圖2A表示像素的電路圖的一個模式，圖2B表示和圖2A對應的像素的剖面結構的一個模式。
在圖2A、2B中，201相當於控制給像素輸入視頻信號的開關用TFT，202相當於控制向發光元件203饋送電流的驅動用TFT。具體地說，根據經由開關用TFT 201輸入給像素的視頻信號的電位，控制驅動用TFT 202的汲極電流，從而將該汲極電流供應給發光元件203。參考標號204相當於當開關用TFT 201是截止(OFF)時保持驅動用TFT的閘和漏之間的電壓(下文中稱為閘電壓)的電容元件，但該電容元件不一定是必須的。
具體來說，在開關用TFT 201中，閘極和掃描線G連接，源極區和汲極區的一方和信號線S連接，另一方和驅動用TFT 202的閘連接。而且驅動用TFT 202的源極區和汲極區中的一方和電源線V連接，另一方和發光元件203的像素電極205連接。電容元件204包含的兩個電極中，一個電極和驅動用TFT202的閘極連接，另一個電極和電源線V連接。
另外，在圖2A、2B中，開關用TFT 201是串接且閘極被連接的多個TFT公用第一半導體膜的多閘(multi gate)結構，多閘結構可以減低開關用TFT 201的(截止)OFF電流。具體圖2A、圖2B所示的開關用TFT 201是兩個TFT直列連接的結構，但是也可以是3個TFT直列連接，且閘極被連接的多閘結構。另外，開關用TFT不一定必須是多閘結構，也可以是閘極和通道形成區域為單數的一般的單閘結構的TFT。
接著說明不同於圖1、圖2所示模式的本發明的發光裝置包含的TFT。圖3表示用於驅動電路的TFT的剖面圖和用於像素部分的TFT的剖面圖。301相當於用於驅動電路的TFT的剖面圖，302相當於用於像素部分的TFT和經由該TFT 302接受供應的電流的發光元件303的剖面圖。
驅動電路的TFT 301和像素部分的TFT 302分別包含在基底300上形成的閘極310、320；覆蓋閘極310、320的閘絕緣膜311；以及中間夾閘絕緣膜311和閘極310、320重疊的由半非晶矽半導體膜構成的第一半導體膜312、322。而且，形成由絕緣膜形成的通道保護膜330、331並使其覆蓋第一半導體膜312、322的通道形成區域。通道保護膜330、331是為在製作TFT 301、302的製程中防止第一半導體膜312、322的通道形成區被腐蝕而提供。而且，TFT 301、302還分別包含作為源極區或汲極區發揮作用的一對第二半導體膜313、323；以及提供在第一半導體膜312、322和第二半導體膜313、323之間的第三半導體膜314、324。
圖3中，閘絕緣膜311由2層絕緣膜形成，但是本發明並不局限於該結構。閘絕緣膜311也可以由單層或3層或3層以上的絕緣膜構成。
另外，第二半導體膜313、323由非晶半導體膜或半非晶矽半導體膜形成，該半導體膜中摻雜有摻雜一個導電型的雜質。而且，一對第二半導體膜313、323中間夾第一半導體膜312的通道形成區域而互相面對。
另外，第三半導體膜314、324由非晶質半導體膜或半非晶矽半導體膜形成，有和第二半導體膜313、323相同的導電型，且有比第二半導體膜313、323更低的導電性的特性。因為第三半導體膜314、324作為LDD區域發揮作用，所以可以緩和集中在作為汲極區發揮作用的第二半導體膜313、323的邊緣的電場，從而可以防止熱載子效應。第三半導體膜314、324不一定必須提供，但是若提供，則可以提高TFT的耐壓性，並提高可靠性。另外，如果TFT 301、302是n型，那麽，即使在形成第三半導體膜314、324時不特意摻雜摻雜n型的雜質，也可以獲取n型導電型的半導體。所以，當TFT 301、302是n型導電型時，不一定必須給第三半導體膜314、324摻雜摻雜n型的雜質，但給形成通道的第一半導體膜中摻雜摻雜p型導電性的雜質，並控制該導電型使其儘量接近極性I型。
另外，形成佈線315、325並使其和一對第二半導體膜313、323連接。
形成由絕緣膜形成的第一鈍化膜340、第二鈍化膜341並使其覆蓋TFT 301、302以及佈線315、325。覆蓋TFT 301、302的鈍化膜不限於2層結構，可以是單層也可以是3層或3層以上的結構。例如，可以用氮化矽膜形成第一鈍化膜340，用氧化矽形成第二鈍化膜341。藉由用氮化矽或氮化氧化矽形成鈍化膜可以防止TFT 301、302因受濕氣或氧的影響而引起退化。
而且，佈線325的一方和發光元件303的像素電極370連接。在像素電極370上形成與其連接的場致發光層371，並且形成與該場致發光層371連接的對向電極332。另外，發光元件303包含陽極和陰極，一個用作像素電極，另一個用作對向電極。
接著說明用於本發明的發光裝置的元件基底。
圖4表示出一種元件基底的模式，其中僅將信號線驅動電路6013另外形成，且使該信號線驅動電路6013和形成在基底6011上的像素部分6012連接。像素部分6012和掃描線驅動電路6014由半非晶矽TFT形成。用能夠獲取比半非晶矽TFT更高遷移率的電晶體形成信號線驅動電路，可以使對驅動頻率要求比掃描驅動電路更高的信號線驅動電路的運轉安定。另外，信號線驅動電路6013可以是使用單晶半導體的電晶體、多晶半導體的TFT、或使用SOI的電晶體。經由FPC 6015給像素部分6012、信號線驅動電路6013和掃描線驅動電路6014分別供給各自的電源電位和各種信號。
另外，信號線驅動電路和掃描線驅動電路可以和像素部分一同形成在同一個基底上。
當另外形成驅動電路時，不一定必須將形成有驅動電路的基底粘合在形成有像素部分的基底上，例如可以粘貼在FPC上。圖5A表示出另一種元件基底的模式，其中僅將信號線驅動電路6023另外形成，且使該信號線驅動電路6023和形成在基底6021上的像素部分6022及掃描線驅動電路6024連接。像素部分6022和掃描線驅動電路6024由半非晶矽TFT形成。信號線驅動電路6023經由FPC 6025和像素部分6022連接。經由FPC 6025給像素部分6022、信號線驅動電路6023和掃描線驅動電路6024分別供給電源電位和各種信號。
另外，僅將信號線驅動電路的一部分或掃描線驅動電路的一部分用半非晶矽TFT和像素部分一起形成在同一個基底上，可以將信號線驅動電路或掃描線驅動電路的剩下的那部分另外形成，並使該部分和像素部分電連接。圖5B表示出一種元件基底的模式，其中將信號線驅動電路具有的類比開關6033a和像素部分6032、掃描線驅動電路6034形成在同一個基底6031上，另外在不同的基底上形成信號線驅動電路具有的移位暫存器6033b，並和上述基底粘合。像素部分6032及掃描線驅動電路6034由半非晶矽TFT形成。信號線驅動電路具有的移位暫存器6033b經由FPC 6035和像素部分6032連接。經由FPC 6035給像素部分6032、信號線驅動電路和掃描線驅動電路6034分別供給電源電位和各種信號。
如圖4、圖5所示，本發明的發光裝置可以用半非晶矽TFT將驅動電路的一部分或全部和像素部分一起形成在同一個基底上。
此外，另外形成的襯底的連接方法沒有特别的限制，可以使用眾所周知的COG(玻璃上載晶片，Chip On Glass)方法或線路結合法、或TAB(卷帶式自動接合，Tape Automated Bonding)方法等。至於連接位置，只要能夠電連接就不限於圖5所示的位置。還有，也可以連接另外形成的控制器、CPU、記憶體等。
本發明使用的信號線驅動電路不限於只包含移位暫存器和類比開關的模式。除了移位暫存器和類比開關，還可以包含暫存器、位準轉移器、源輸出器等其他電路。另外，移位暫存器和類比開關不是必須要提供的，比如可以使用如解碼器電路那樣可以選擇信號線的其他的電路來代替移位元記憶體，或使用閂鎖等來代替類比開關。
圖6A表示出本發明的發光裝置的方塊圖。圖6A所示的發光裝置包含：具備多個包含發光元件的像素的像素部分701、選擇各個像素的掃描線驅動電路702、控制給被選擇的像素輸入視頻信號的信號線驅動電路703。
圖6A中的信號線驅動電路703包含移位暫存器704、類比開關705。輸入時脈信號(CLK)、啟始脈衝信號(SP)到移位暫存器704。時脈信號(CLK)、啟始脈衝信號(SP)一被輸入到移位暫存器704，就在移位暫存器704中產生時序信號，然後該信號被輸入到類比開關705。
另外，給類比開關705供給視頻信號。類比開關705根據輸入進來的時序信號進行取樣(sampling)後供給下一階段的信號線。
接著說明掃描線驅動電路702的結構。掃描線驅動電路702包含移位暫存器706、暫存器707。另外，根據情況也可以配備電位行動器。在掃描線驅動電路702中，藉由給移位暫存器706輸入時脈信號(CLK)、啟始脈衝信號(SP)從而生成選擇信號。生成的選擇信號在暫存器707中被緩存放大，並供給到對應的掃描線。掃描線連接到一條線的像素的電晶體的閘。由於必須使一條線的像素的電晶體一齊變為導通(ON)，所以暫存器707使用能夠流過大電流的暫存器。
當全色的發光裝置按順序將對應R(紅)、G(綠)、B(藍)的視頻信號取樣並供給到對應的信號線時，連接移位暫存器704和類比開關705的端點數量相當於連接類比開關705和像素部分701的信號線的端點數量的三分之一左右。因此，將類比開關705和像素部分701形成在同一個基底上的情況跟將類比開關705和像素部分701形成在不同基底上的情況相比，可以抑制用於連接另外形成的基底的端點數量，並可以抑制不良連接發生的可能性，從而提高成品與原料之比率。
圖6B表示出和圖6A不同的本發明的發光裝置的方塊圖。圖6B所示的信號線驅動電路713包含移位暫存器714、閂鎖A 715、閂鎖B 716。掃描線驅動電路712包含的成分和圖6A相同。
輸入時脈信號(CLK)、啟始脈衝信號(SP)到移位暫存器714。時脈信號(CLK)、啟始脈衝信號(SP)一被輸入到移位暫存器714，就在移位暫存器714中產生時序信號，然後該信號被輸入到第一段的閂鎖A 715。時序信號一被輸入到閂鎖A 715，則和該時序信號同步，視頻信號按順序被寫入到閂鎖A 715，並被保存。另外，圖6B雖然假設給閂鎖A 715按順序寫入視頻信號，但是本發明不局限於該結構。也可以將多級的閂鎖A 715分成幾個小組，按組並行輸入視頻信號，也就是執行分割驅動。這種情況下的組的數目被稱為分割數。例如按四個等級將閂鎖分開時，被稱為4分割的分割驅動。
將閂鎖A 715的向全級的閂鎖寫入視頻信號到全部結束為止的時間稱為線期間。實際上，存在著在線期間裏含有在上述線期間內加入水平回描期間的期間的情況。
一旦1條線期間結束，閂鎖信號(Latch Signal)被提供給第2級閂鎖B 716，與該閂鎖信號同步被閂鎖A 715保持的視頻信號被一齊寫入閂鎖B 716並被保持。在向閂鎖B 716送完視頻信號的閂鎖A 715，再次與來自移位暫存器714的時序信號同步，下一次的視頻信號的寫入被順序進行。在該第二回的1線期間中，被寫入閂鎖B 716並被保持的視頻信號被輸入到信號線。
另外，圖6A、圖6B所示的結構只是本發明的發光裝置的一個模式而已，信號線驅動電路和掃描線驅動電路的結構並不局限於此。
接著將說明本發明的發光裝置的具體製作方法。
除了玻璃和石英，塑膠材料也可以作為基底10的材料。另外，還可以使用在不銹鋼或鋁等金屬材料上形成絕緣膜的基底。在該基底10上形成第一導電膜11以備形成閘極和閘佈線(掃描線)。第一導電膜11使用鉻、鉬、鈦、鉭、鎢、鋁等金屬材料或其合金材料。該第一導電膜11可以用濺射法或真空蒸發澱積法來形成(圖7A)。
將第一導電膜11蝕刻加工從而形成閘極12、13。因為要在閘極上形成第一半導體膜或佈線層，所以最好將其邊緣部分加工成錐形狀。另外，當用以鋁為主要成分的材料來形成第一導電膜11時，在蝕刻加工後執行陽極氧化處理等從而使表面絕緣化。另外，雖然沒有圖示出，還可以在該製程中同步形成和閘極連接的佈線(圖7B)。
藉由將第一絕緣膜14和第二絕緣膜15形成在閘極12、13的上層，可以使其作為閘絕緣膜發揮作用。在這種情況下，理想的是，形成氧化矽膜作為第一絕緣膜14，形成氮化矽膜作為第二絕緣膜15。這些絕緣膜可以用輝光放電分解法或濺射法來形成。尤其是，要在低成膜溫度下形成閘漏電少的細密的絕緣膜，則可以在反應氣體中包含氬等稀有氣體元件並摻雜到形成的絕緣膜中。
然後，在這樣的第一、第二絕緣膜上形成第一半導體膜16。第一半導體膜16用包含介於非晶和結晶結構(含有單晶和多晶結構)的中間結構的半導體膜形成。該半導體是具有自由能源穩定的第三狀態的半導體，並包含近程有序的晶格歪斜的晶質區域。可以在非單晶半導體中分散直徑為0.5-20nm的顆粒而存在。作為懸空鍵(dangling bond)的中和劑至少含有1原子%或更多的氫或鹵素。在此為了方便將此半導體稱為半非晶矽半導體(SAS)。而且，在其中包含氦、氬、氪、氖等稀有氣體元素還可以更加促進晶格歪斜，增加穩定性最終獲得良好的SAS。關於該SAS半導體的敍述，公開在例如美國專利4，409，134號(圖7C)。
用矽化物氣體藉由輝光放電分解法可以形成SAS。典型的矽化物氣體為SiH₄，其他還可以使用Si₂H₆、SiH₂Cl₂、SiHCl₃、SiCl₄、SiF₄等。另外，還可以將該矽化物氣體用氫、或氫和選自氦、氬、氪、氖中的一種或多種稀有氣體元素來稀釋，從而可以容易地獲取該SAS。稀釋矽化物氣體的稀釋率最好設定為10-1000倍。當然，根據輝光放電分解的膜的反應生成是在減壓下進行的，但是壓力大約設定為0.1Pa-133Pa的範圍左右，為形成輝光放電的電力設定為1MHz-120MHz，較佳供應13MHz-60MHz的高頻電力。基底的加熱溫度較佳為300度或更低，推薦100-200度的基底加熱溫度。
另外，在矽化物氣體中，混入CH₄、C₂H₆等碳化物氣體；GeH₄、GeF₄等鍺化氣體，並將能帶幅寬調節為1.5至2.4eV，或0.9至1.1eV。
SAS在故意不摻雜以控制價電子為目的的雜質元素時，顯示弱n型電導性，給提供TFT的通道形成區域的第一半導體膜和該成膜的同時或在成膜後摻雜摻雜p型的雜質元素從而能夠控制閥值。作為摻雜p型的雜質元素，典型的為硼，在B₂H₆、BF₃等雜質氣體以1ppm至1000ppm的比例混入矽化物氣體。硼的濃度例如可以為1×10¹⁴atoms/cm³至6×10¹⁶ atoms/cm³。
接著，如圖8A所示，形成第二半導體膜17。第二半導體膜17是在故意不摻雜以控制價電子為目的的雜質元素時而形成的膜，和第一半導體膜16同樣，較佳用SAS來形成。該第二半導體膜17由於是在形成源及漏的具有一個導電型的第三半導體膜18和第一半導體膜16之間形成，所以有緩衝層的作用。因此，相對於有弱n型導電性的第一半導體膜16，當形成有相同導電型的一個導電型的第三半導體膜18時，不一定必須形成第二半導體膜17。在以控制閥值為目的，且當摻雜摻雜p型的雜質元素時，第二半導體膜17具有階段性地使雜質濃度變化的效果，是為了良好地形成接合的較佳的模式。也就是說，形成的TFT中可以有形成在通道形成區域和源或汲極區之間的低濃度雜質區(LDD區域)的函數。
當用有一個導電型的第三半導體膜18形成n通道型的TFT時，可以摻雜作為典型的雜質元素的磷，並給矽化物氣體添加PH₃等雜質氣體。有一個導電型的第三半導體膜18可以由如SAS那樣的半導體、非晶半導體或微晶半導體形成。
根據上述步驟，可以在不接觸大氣的情況下，連續形成了從第一絕緣膜14至有一個導電型的第三半導體膜18。換言之，在不受大氣成分或大氣中浮游的污染雜質元素的污染的情況下，可以形成各個層疊介面，所以可以減低TFT特性的不均勻。
然後，用光致抗蝕劑形成遮罩19，並對第一半導體膜16、第二半導體膜17、有一個導電型的第三半導體膜18執行蝕刻以形成如島形狀的分離狀態(圖8B)。
之後，形成第二導電膜20，並用該導電膜形成和源及漏連接的佈線。第二導電膜20用鋁、或以鋁為主要成分的導電性材料來形成，但是和半導體膜連接的層也可以用鈦、鉭、鉬或這些元素的氮化物形成的疊層結構。例如可以是第一層為Ta、第二層為W；第一層為TaN、第二層為Al；第一層為TaN、第二層為Cu；第一層為Ti、第二層為Al、第三層為Ti的組合。另外，第一層和第二層中的任何一方可以使用AgPdCu合金。也可以是按W、Al和Si的合金(Al-Si)、TiN的順序層疊而形成的3層結構。還可以用氮化鎢來代替鎢(W)，用Al和Ti的合金膜(Al-Ti)來代替Al和Si的合金(Al-Si)，用Ti來代替TiN。為了提高耐熱性，可以給鋁以0.5-5原子%摻雜鈦、矽、鈧、釹、銅等的元素(圖8C)。
接著形成遮罩21。遮罩21是為了形成和源及漏連接的佈線的圖案的遮罩，同時也可以兼用作清除第二半導體膜17及有一個導電型的第三半導體膜18以形成源極區及汲極區及LDD區的蝕刻遮罩。鋁或以鋁為主要成分的導電膜的蝕刻可以使用BCl₃、Cl₂等氯化物氣體來執行。藉由該蝕刻加工來形成佈線23-26。另外，雖然為形成通道形成區的蝕刻使用SF₆、NF₃、CF₄等氟化物氣體來執行蝕刻，但在這種情況下不能獲取和作為基底膜的第一半導體膜16的選擇比，所以需要適當地調節處理時間。根據上述步驟，可以形成通道腐蝕型的TFT的結構(圖9A)。
然後，用氮化矽膜形成以保護通道形成區為目的的第三絕緣膜27。該氮化矽膜雖然可以用濺射法或輝光放電分解法來形成，但是該膜要求是細密的膜以阻擋浮游在大氣中的有機物或金屬物、水蒸氣等污染雜質的侵入。用氮化矽膜作為第三絕緣膜27，可以使第一半導體膜16中的氧濃度在5×10¹⁹ atoms/cm³或更低，較佳1×10¹⁹atoms/cm³或更低的範圍。為了達到該目，以矽為靶，用混合氮和氬等稀有氣體的濺射氣體，形成被高頻濺射的氮化矽膜，從而使膜中含有稀有氣體元素，其結果是促進了膜的細密化。另外，在輝光放電分解法中，將矽化物氣體用氬等惰性氣體(稀有氣體)稀釋100倍至500倍而形成的氮化矽膜即使在100度以下的低溫也可以形成細密的膜，所以該氮化矽膜是理想的。而且，如果有必要，可以用氧化矽膜層疊形成第四絕緣膜28。第三絕緣膜27和第四絕緣膜28相當於鈍化膜。
較佳在第三絕緣膜27和/或第四絕緣膜28上形成平整化膜29。平整化膜29較佳用以丙烯酸、聚醯亞胺、聚醯胺等有機樹脂或矽氧烷基材料為出發材料而形成的包含Si-O結合和Si-CHx結合的絕緣膜來形成。由於上述材料有含水性，所以較佳同時提供第六絕緣膜30作為用於防止水分侵入和放出的障礙膜。該第六絕緣膜30可以使用如上述那樣的氮化矽膜(圖9B)。
在第六絕緣膜30、平整化膜29、第三絕緣膜27、和第四絕緣膜28中形成接觸孔之後，形成像素電極31(圖9C)。
根據以上步驟形成的通道腐蝕型TFT借助用SAS構成通道形成區域，可以獲得2-10cm²/V．sec的電場效應遷移率。所以，該TFT可以作為像素的開關用元件，而且也可以作為形成掃描線(閘線)側的驅動電路的元件來利用。
像這樣，像素的開關元件和掃描線側的驅動電路使用相同的TFT，並可以用合計5張遮罩，即：用於閘極形成的遮罩、用於半導體區域形成的遮罩、用於佈線形成的遮罩、用於接觸孔形成的遮罩、用於像素電極形成的遮罩，來形成元件基底。
在圖9C中，因像素的TFT為n型TFT，所以較佳使用陰極作為像素電極31，與此相反，當像素的TFT為p型TFT時較佳使用陽極作為像素電極。具體來說，可以使用衆所周知的功函數小的材料，如Ca、Al、CaF、MgAg、AlLi等。
接著，如圖10A所示，在第六絕緣膜30上形成由有機樹脂膜、無機樹脂膜或有機聚矽氧烷形成的隔離物33。隔離物33包含開口部分，並在該開口部分上暴露出像素電極31。然後，如圖10B所示，形成場致發光層34，並使場致發光層34在隔離物33的開口部分與像素電極31連接。場致發光層34可以採用單層結構，也可以採用層疊多個層而構成的疊層結構。在採用疊層結構的情形中，在使用陰極的像素電極31上，按順序形成電子注入層、電子傳輸層、發光層、電洞傳輸層、以及電洞注入層。
接著，形成使用陽極的對向電極35，並使其覆蓋場致發光層34。作為對向電極35，除了ITO、IZO、ITSO之外，可以使用在氧化銦中混合2-20%的氧化鋅(ZnO)的透明導電膜。除上述透明導電膜外，對向電極35可以使用氮化鈦膜或鈦膜。在圖10B中，使用ITO作為對向電極35。為了使對向電極35的表面平坦化，使用CMP法、或使用聚乙烯醇系的多孔體擦拭研磨也是可以的。另外，使用CMP法研磨後，也可以在對向電極35的表面上照射紫外線，執行氧等離子處理等。在隔離物33的開口部，重疊像素電極31和場致發光層34以及對向電極35從而形成發光元件36。
另外，實際上最好在完成了圖10B之後，進一步，較佳用氣密性高漏氣少的保護薄膜(層疊膜、紫外線硬化樹脂膜等)或覆蓋材料進行封裝(密封)以使其不暴露於外部氣體。
另外，圖7A-圖10C雖然表示出有圖1所示結構的TFT的製作方法，但是也可以同樣製作有圖3所示結構的TFT。當製作如圖3所示結構的TFT時，在閘極310、320上重疊形成用SAS形成的第一半導體膜312、322之上的通道保護膜330、331的步驟和圖7A-圖10C不同。
另外，在圖1和圖3中，在第三絕緣膜(第一鈍化膜)、第四絕緣膜(第二鈍化膜)中形成接觸孔之後，形成像素電極和隔離物。隔離物可以用以丙烯酸、聚醯亞胺、聚醯胺等有機樹脂或矽氧烷基材料為出發材料而形成的包含Si-O結合和Si-CH_X結合的絕緣膜來形成，特別是，較佳用光敏性材料在像素電極上形成開口部分，並使該開口部分的側壁形成為具有連續曲率的傾斜面。實施例實施例1
本發明中使用的半非晶矽TFT可以是n型也可以是p型。但是，半非晶矽TFT為n型時比為p型時的遷移率更高，所以n型半非晶矽TFT更適合用於發光裝置的像素。本實施例中，以驅動用TFT為n型時為例，說明像素的剖面結構。
圖11B表示出一個像素的剖面圖，該像素是在驅動用TFT 7001是n型且使從發光元件7002發射出來的光透過陽極7005側的像素。圖11A、11B中，發光元件7002的陰極7003和驅動用TFT 7001電連接在一起，且在陰極7003上按順序層疊場致發光層7004和陽極7005。陰極7003只要是功函數小且能夠反射光的導電膜，就可以使用衆所周知的材料。例如，較佳使用Ca、Al、CaF、MgAg、AlLi等。場致發光層7004可以採用單層結構，也可以採用層疊多個層而構成的疊層結構。當採用多個層的疊層結構的情形中，在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、以及電洞注入層。注意，不需要提供上述疊層的全部。陽極7005由透過光的透明導電膜構成，並且，除ITO、IZO、ITSO外，可以使用在氧化銦中混合2-20%的氧化鋅(ZnO)的透明導電膜。
陰極7003、場致發光層7004和陽極7005重疊的部分相當於發光元件7002。圖11B所示的像素的情形中，從發光元件7002發射出來的光，如圖中的箭頭所示，從陽極7005側透射出來。
圖11D表示出，在驅動用TFT 7011是n型且使從發光元件7012發射出來的光透過陽極7013側的情形中的像素的剖面圖。圖11C、11D中，在與驅動用TFT 7011電連接的透明導電膜7017上形成發光元件7012的陰極7013，在陰極7013上按順序層疊場致發光層7014和陽極7015。此外，形成用於反射光或遮蔽光的遮蔽膜7016，並使遮蔽膜覆蓋陽極7015。與圖11A、11B的情況相同，陰極7013只要是功函數小的導電膜，就可以使用衆所周知的材料。但是，該陰極的膜的厚度為能夠透射光左右的厚度(較佳為5nm-30nm左右)。例如，可以使用厚度為20nm的Al作為陰極7013。另外，與圖11A、11B類似，場致發光層7014可以採用單層結構，也可以採用層疊多個層而構成的疊層結構。雖然陽極7015不需要具有透光性，但與圖11A、11B相同，可以用透明導電膜來形成陽極7015。遮蔽膜7016可以使用如反射光的金屬等，但不局限於金屬膜，比如，也可以使用加有黑顏料的樹脂等。
陰極7013、場致發光層7014和陽極7015重疊的部分相當於發光元件7012。圖11D所示的像素的情形中，從發光元件7012發射出來的光，如圖中的箭頭所示，從陰極7013側透出。
接下來，用圖11D、11E表示出，在驅動用TFT 7021是n型且使從發光元件7022發射出來的光從陽極7025側和陰極7023側雙方透過的情形中的像素的剖面圖。在圖11D、11E中，在與驅動用TFT 7021電連接的透明導電膜7027上形成發光元件7022的陰極7023的膜，在陰極7023上按順序層疊場致發光層7024以及陽極7025。與圖11A、11B的情況相同，陰極7023只要是功函數小的導電膜，就可以使用衆所周知的材料。但是，該陰極的膜的厚度為能夠透射光左右的厚度。例如，可以使用厚度為20nm的Al作為陰極7023。另外，與圖11B相同，場致發光層7024可以採用單層結構，也可以採用層疊多個層而構成的疊層結構。與圖11B相同，陽極7025可以由透過光的透明導電膜構成。
陰極7023、場致發光層7024和陽極7025重疊的部分相當於發光元件7022。圖11F所示的像素的情形中，從發光元件7022發射出來的光，如圖中的箭頭所示，從陽極7025側和陰極7013側雙方透出。
注意，雖然本實施例中表示出驅動用TFT和發光元件電連接在一起的例子，但也可以採用在驅動用TFT和發光元件之間連接電流控制用TFT的結構。
另外，在圖11A-11F所示的所有的像素中，可以形成覆蓋發光元件的保護膜。保護膜採用比其他絕緣膜更不容易透過濕氣和氧氣等成為促使發光元件退化原因的物質的膜。典型的較佳採用例如，類金剛石的DLC膜，氮化碳膜，用RF濺射法形成的氮化矽膜等。另外，保護膜也可以採用一種層疊的膜，該疊層是層疊不容易透過濕氣和氧氣等物質的膜和比這個膜容易透過濕氣和氧氣等物質的膜而形成。
另外，在圖11D和11F中，從陰極側獲取光的方法，除了將陰極的膜減薄的方法以外，還有採用藉由摻雜Li使功函數變小的ITO的方法。
應該注意，本發明的發光裝置不局限於圖11A-11F所示的結構，根據本發明的技術思想的各種各樣的變形是可能的。實施例2
在本實施例中將說明本發明的發光裝置包含的使用半非晶矽TFT的像素的變遷。
圖12A表示本實施例的像素的一種模式。圖12A所示的像素包含：發光元件901、作為控制輸入視頻信號到像素的開關元件而使用的開關用TFT 902、控制流向發光元件901的電流值的驅動用TFT 903、選擇是否向發光元件901提供電流的電流控制用TFT 904。進而如本實施例那樣，也可以在像素中提供用於保持視頻信號電位的電容元件905。
開關用TFT 902、驅動用TFT 903及電流控制用TFT 904的類型可以是n型也可以是p型，但全部都具有相同的極性。並且，驅動用TFT 903在飽和區域運作，電流控制用TFT 904在線形區域運作。
並且，驅動用TFT 903的通道長度L長於通道寬度W，電流控制用TFT 904的L和W一樣長或者比W短一些。更理想的是，驅動用TFT 903的L和W之比大於5。根據上述結構，能夠進一步抑制由驅動用TFT的特性差異產生的各個像素之間的發光元件901的亮度不均勻。另外，假設驅動用TFT的通道長度為L1，通道寬度為W1，電流控制用TFT的通道長度為L2，通道寬度為W2，則算式L1/W1：L2/W2=X：1中的X較佳為5至6000的範圍內。例如，當X=6000時，較佳L1/W1=500μm/3μm，L2/W2=3μm/100μm。
開關用TFT 902的閘極連接到掃描線G上。開關用TFT 902的源極和汲極中的一個連接到信號線S上，另一個連接到電流控制用TFT 904的閘極上。驅動用TFT 903的閘極連接到第二電源線Vb上。而且，為了將從第一電源線Va提供的電流作為驅動用TFT 903及電流控制用TFT 904的汲極電流提供給發光元件901，驅動用TFT 903及電流控制用TFT 904與第一電源線Va、發光元件901連接。本實施例中，電流控制用TFT 904的源極被連接到第一電源線Va上，驅動用TFT 903的汲極被連接到發光元件901的像素電極上。
另外，驅動用TFT 903的源極也可以與第一電源線Va相連，電流控制用TFT 904的汲極也可以與發光元件901的像素電極相連。
發光元件901是由陽極、陰極、以及設在陽極和陰極之間的場致發光層構成。如圖12A所示，當陰極和驅動用TFT 903連接時，陰極是像素電極，陽極是對向電極。為了向發光元件901提供正向偏置的電流，分別在發光元件901的對向電極和第一電源線Va中設有電位差。發光元件901的對向電極與補助電極W相連。
電容元件905所有的兩個電極，一個與第一電源線Va連接，另一個與電流控制用TFT 904的閘極連接。電容元件905是在開關用TFT 902為非選擇狀態(截止狀態)時，為了保持電容元件905的電極間的電位差而被設置的。另外，雖然圖12A表示的是設有電容元件905的結構，但圖12A所示的像素並不局限於這種結構，即使未設電容元件905也是可行的。
在圖12A中，驅動用TFT 903及電流控制用TFT 904為n通道型TFT，驅動用TFT 903的汲極和發光元件901的陰極相連。與之相反，如果驅動用TFT 903及電流控制用TFT 904為p通道型TFT，那麽驅動用TFT 903的源極就和發光元件901的陽極相連。這種情況下，發光元件901的陽極是像素電極，陰極是對向電極。
接著，用圖12B表示出一種像素的電路圖，該像素在圖12A所示的像素上提供強制性地截止電流控制用TFT 904的TFT(消除用TFT)906。另外，圖12B中，已經在圖12A中表示過的元件使用相同的符號。注意，為了區別第一掃描線與第二掃描線，第一掃描線用Ga表示，第二掃描線用Gb表示。消除用TFT 906的閘極連接到第二掃描線Gb，源極和汲極中，一個連接到電流控制用TFT 904的閘極上，另一個連接到第一電源線Va。消除用TFT 906雖然可以是n型也可以是p型，但要具有相同於提供在像素內的其他TFT的極性。
接著，用圖12C表示出一種像素的電路圖，該像素在圖12A所示的像素中將驅動用TFT 903的閘極和第二掃描線Gb連接。另外，圖12C中，已經在圖12A中表示過的元件使用相同的符號。如圖12C所示，藉由轉換供應給驅動用TFT 903的閘極的電位，能夠強制結束發光元件901的發光而與視頻信號的資訊無關。
接著，用圖12D表示出一種像素的電路圖，該像素在圖12C所示的像素上提供用於強制性地截止電流控制用TFT 904的TFT(消除用TFT)906。另外，圖12D中，已經在圖12A-12C中表示過的元件使用相同的符號。消除用TFT 906的閘極連接到第二掃描線Gb，源極和汲極中的一個連接到電流控制用TFT 904的閘極上，另一個連接到電源線V。消除用TFT 906雖然可以是n型也可以是p型，但要具有相同於提供在像素內的其他TFT的極性。
接著，用圖12E表示出，不設電流控制用TFT的像素的結構。圖12E中，參考標號911相當於發光元件，912相當於開關用TFT，913相當於驅動用TFT，915相當於電容元件，916相當於消除用TFT。開關用TFT 912的閘極連接到第1掃描線Ga，源極和汲極中的一個連接到信號線S上，另一個連接到驅動用TFT 913的閘極上。驅動用TFT 913的源極連接到電源線V，汲極連接到發光元件911的像素電極上。發光元件911的對向電極連接到補助電極W。消除用TFT 916的閘極連接到第二掃描線Gb，源極和汲極中的一個連接到驅動用TFT 913的閘極上，另一個連接到電源線V。
應該注意，本發明的發光裝置具有的像素結構不局限於本實施例中所示的結構。實施例3
本實施例將說明本發明的發光裝置具有的半非晶矽TFT的一個模式。
圖13A是本實施例的半非晶矽TFT的俯視圖，圖13B是沿圖13A中的A-A’切割的剖面圖。1301表示其一部分作為閘極發揮函數的閘佈線，中間夾閘絕緣膜1302和由半非晶矽半導體形成的第一半導體膜1303重疊。另外，形成和第一半導體膜1303連接的作為LDD區域發揮作用的第二半導體膜1304a、1304b，並且形成和第二半導體膜1304a、1304b連接的有一個導電型的第三半導體膜1305a、1305b。另外，1306、1307相當於和第三半導體膜1305a、1305b連接的佈線。
在圖13A、13B所示的半非晶矽TFT中，藉由保持一定的第三半導體膜1305a和第三半導體膜1305b的間隔，可以保持一定的通道長。另外，藉由佈置第三半導體膜1305a包圍第三半導體膜1305b的邊緣，在通道形成區的汲極區側可以緩和電場集中。而且，可以提高相對通道長的通道幅寬的比率，其結果是可以提高導通(ON)電流。實施例4
本實施例將說明使用極性全部統一的半非晶矽TFT的移位暫存器的模式。圖14A說明本實施例的移位暫存器的結構。圖14A所示的移位暫存器使用第一時脈信號CLK、第二時脈信號CLKb、啟始脈衝信號SP來運作。1401表示脈衝輸出電路，其具體結構表示在圖14B中。
脈衝輸出電路1401包含TFT 801-806、電容元件807。TFT 801的閘連接到結點(node)2，源連接到TFT 805的閘，電位Vdd供應到漏。TFT 802的閘連接到TFT 806的閘，漏連接到TFT 805的閘，電位Vss供應到源。TFT 803的閘連接到結點3，源連接到TFT 806的閘，電位Vdd供應到漏。TFT 804的閘連接到結點2，漏連接到TFT 805的閘，電位Vss供應到源。TFT 805的閘連接到電容元件807的一方的電極，漏連接到結點1，源連接到電容元件807的另一個電極和結點4。另外，TFT 806的閘連接到電容元件807的一方的電極，漏連接到結點4，電位Vss供應到源。
接著說明圖14B所示的脈衝輸出電路1401的運作。注意，CLK、CLKb、SP為H的水平時是Vdd，為L水平時是Vss，並且為了使說明簡單化，假設Vss=0。
當SP變為H水平時，TFT 801變為導通(ON)狀態，所以TFT 805的閘的電位上升。最終當TFT 805的閘電位變為Vdd-Vth(Vth是TFT 801-806的閥值)時，TFT 801變為截止(OFF)，成為浮游狀態。另一方面，由於當SP變為H水平時，TFT 804變為導通(ON)狀態，TFT 802、806的閘的電位下降，最終變成Vss，這樣，TFT 802、806變為OFF狀態。TFT 803的閘，在此時變為L水平，是截止(OFF)狀態。
然後，SP變為L水平，TFT 801、804變為OFF狀態，TFT 805的閘電位保持在Vdd-Vth。在此，TFT 805的閘、源之間的電壓如果在其閥值Vth之上，則TFT 805變為導通(ON)狀態。
接著，如供給到結點(node)1的CLK從L水平變為H水平，則TFT 805是導通(ON)狀態，所以，結點4，也就是TFT 805的源的電位開始上升。並且由於TFT 805的閘-源之間存在著根據電容元件807的電容結合，伴隨著結點4的電位的上升，成為浮游狀態的TFT 805的閘的電位再次上升。最終，TFT 805的閘的電位比Vdd+Vth還要高，結點4的電位和Vdd相同。並且，上述運作在第二階段以後的脈衝輸出電路1401中同樣被執行，脈衝被依序輸出。實施例5
本實施例中，用圖15A、15B說明相當於本發明的發光裝置的一個模式的面板(panel)的外觀。圖15A是面板的俯視圖，其中，將在第一基底上形成的半非晶矽TFT和發光元件用密封材料密封在和第二基底之間。圖15B相當於沿圖15A中的A-A’切割的剖面圖。
提供包圍形成在第一基底4001上的像素部分4002、掃描線驅動電路4004的密封材料4005。在像素部分4002、掃描線驅動電路4004之上提供第二基底4006。因此，像素部分4002和掃描線驅動電路4004和填充物4007一起被第一基底4001、密封材料4005、第二基底4006密封。另外，在第一基底4001上被密封材料4005包圍的區域以外的區域安裝在另外準備的基底上用多晶半導體膜形成的信號線驅動電路4003。注意，雖然在本實施例中說明了在第一基底4001上粘貼包含使用多晶半導體膜的TFT的信號線驅動電路的例子，但是用使用單晶半導體的電晶體形成信號線驅動電路，然後再粘貼也可以。圖15B表示出包含在信號線驅動電路4003中的用多晶半導體膜形成的TFT 4009的例子。
提供在第一基底4001上的像素部分4002和掃描線驅動電路4004包含多個TFT，圖15B例示出包含在像素部分4002的TFT 4010。注意，本實施例中假設TFT 4010是驅動用TFT，但TFT 4010也可以是電流控制用TFT或消除用TFT。TFT 4010相當於使用半非晶矽半導體的TFT。
另外，4011相當於發光元件，發光元件4011包含的像素電極和TFT 4010介由佈線4017電連接在一起。另外，本實施例中，發光元件4011的對向電極和透明導電膜4012電連接在一起。應該注意，發光元件4011的結構不局限於本實施例所示的結構。配合從發光元件4011取出光的方向或TFT 4010的極性等，可以適當地改變發光元件4011的結構。
雖然供應到另外形成的信號線驅動電路4003和掃描線驅動電路4004或像素部分4002的各種信號和電位沒有在圖15B所示的剖面圖中圖示出來，但是介由環繞佈線4014和4015從連接端點4016供給。
本實施例中，連接端點4016用和發光元件4011具有的像素電極相同的導電膜形成。另外，環繞佈線4014用和佈線4017相同的導電膜形成。環繞佈線4015和TFT 4010具有的閘極用相同的導電膜形成。
連接端點4016和FPC 4018具有的端點介由各向異性導電膜4019電連接在一起。
另外，第一基底4001和第二基底4006可以使用玻璃基底、金屬(典型為不銹鋼)基底、陶瓷基底、塑膠基底。作為塑膠基底，可以使用FRP(玻璃纖維增強塑膠)板、PVF(聚氟乙烯)膜、邁拉(Mylar)膜、聚酯膜、或丙烯酸膜。另外，還可以使用在PVF膜或邁拉膜之間夾鋁箔的結構的薄板。
注意，位於從發光元件4011取出光的方向上的基底必須是透明的。在這種情況下，使用玻璃板、塑膠板、聚酯膜或丙烯酸膜等有透光性的材料。
至於填充物4007，除了惰性氣體如氮氣或氬氣，還可以使用紫外線固化樹脂或熱固化樹脂、PVC(聚氯乙稀)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯基醋酸酯)。在本實施例中，用氮氣作為填充物。
雖然圖15表示出另外形成信號線驅動電路4003，然後安裝到第一基底4001的例子，但是本實施例並不限於該結構，也可以另外形成掃描線驅動電路後再來安裝，也可以另外僅僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分後再來安裝。
本實施例可以和其他實施例描述的結構組合而實施。實施例6
使用發光元件的發光裝置是自發光型的，所以，與液晶顯示裝置相比，在明亮的地方呈現出所顯示影像的更好的可辨認性，並具有更寬的視角。因此，發光裝置可以用於各種電子裝置中的顯示部分。
使用本發明的發光裝置的電子裝置包含視頻照相機、數位照相機、護目鏡型顯示器(頭戴顯示器)、導航系統、聲音再生設備(汽車音響設備、音響設備等)、筆記型個人電腦、遊戲機、可攜式資訊端點(行動電腦、手提電話、可攜式遊戲機、電子書等)、包含記錄媒體的影像再生裝置等(更具體地說，可再生記錄媒體如數位多功能碟片(DVD)等的裝置，並包含用於顯示再生影像的顯示器)。特別是可攜式電子裝置，由於往往要從傾斜的角度觀賞面板面，所以寬視角被重視，因此較佳使用發光裝置。本發明因為在形成半導體膜後不必執行晶化製程，相對來說面板的大尺寸化變得容易，所以對使用10-50英寸的大型面板的電子裝置來說是相當有用的。以下將用圖16A-16C來說明這些電子裝置的具體例子。
圖16A表示顯示裝置，其包含外殼2001、支撐台2002、顯示部分2003、揚聲器部分2004、視頻輸入端點2005等。藉由將本發明製造的發光裝置用於顯示部分2003，可以完成本發明的顯示裝置。發光裝置是自發光型的，因此，不要求背光。這樣，顯示部分的厚度可以比液晶顯示裝置薄。發光元件顯示裝置包含用於顯示資訊的所有顯示裝置，如個人電腦、TV廣播的接收機、廣告顯示器。
圖16B表示筆記型個人電腦，其包含主體2201、外殼2202、顯示部分2203、鍵盤2204、外部連介面2205、點擊滑鼠2206等。藉由將本發明製造的發光裝置用於顯示部分2203，可以完成本發明的個人電腦。
圖16C表示包含記錄媒體的便攜型影像再生裝置(具體為DVD再生裝置)，其包含主體2401、外殼2402、顯示部分A 2403、另一顯示部分B 2404、記錄媒體(DVD等)讀取部分2405、操作鍵2406、揚聲器部分2407等。顯示部分A 2403主要用於顯示影像資訊，而顯示部分B 2404主要用於顯示文本資訊。注意包含記錄媒體的影像再生裝置還包含家用遊戲機等。藉由將本發明製造的發光裝置用於顯示部分A 2403和顯示部分B 2404，可以完成本發明的影像再生裝置。
發光裝置的發光部分消耗能量，所以最好以發光部分儘量小的方式來顯示資訊。因此，當發光裝置用於主要顯示字元資訊的顯示部分時，如行動資訊端點的顯示部分，更具體而言，如手提電話或聲音重現設備，最好驅動所述發光裝置，使得字元資訊由發光部分形成，而不發光部分對應於背景。
如上所述，本發明的適用範圍極為廣泛，可以使用在所有領域的電子裝置上。並且，本實施例的電子裝置也可以使用實施例1~4所示的任一結構的發光裝置。
本發明可以省掉在形成膜後進行的半導體膜的晶化製程，在不使TFT的製程變得複雜化的情況下實現發光裝置的面板上載系統化。
100‧‧‧基底
101‧‧‧TFT
102‧‧‧TFT
103‧‧‧發光元件
110‧‧‧閘極
111‧‧‧閘絕緣膜
112‧‧‧第一半導體膜
113‧‧‧第二半導體膜
114‧‧‧第三半導體膜
115‧‧‧佈線
120‧‧‧閘極
122‧‧‧第一半導體膜
123‧‧‧第二半導體膜
124‧‧‧第三半導體膜
125‧‧‧佈線
130‧‧‧像素電極
131‧‧‧場致發光層
132‧‧‧對向電極
140‧‧‧第一鈍化膜
141‧‧‧第二鈍化膜

权利要求:
Claims (18)
[1] 一種半導體裝置，包含：一基板；一閘極電極，在該基板上；一第一閘極絕緣膜，在該閘極電極上；一第一半導體層，在該第一閘極絕緣膜上；一對第二半導體層，在該第一半導體層上；一對第三半導體層，在該對第二半導體層上；一第一導電層，在該對第三半導體層之一半導體層上；一第二導電層，在該對第三半導體層之另一半導體層上；及一絕緣膜，在該第一導電層及該第二導電層上，其中該閘極電極包含鈦，其中該第一閘極絕緣膜包含氮化矽，其中該對第二半導體層包含微晶矽，其中該對第三半導體層包含微晶矽，其中該絕緣膜係與在該對第二半導體層間之該第一半導體層接觸，其中該對第三半導體層包含磷，其中該對第二半導體層具有較該對第三半導體層為低之導電率，其中該第一導電層及該第二導電層包含：一第一層，包含鈦；及一第二層在該第一層上，該第二層包含鋁，及其中該絕緣膜包含氮化矽。
[2] 如申請專利範圍第1項所述之半導體裝置，更包含一第二閘極絕緣膜在該閘極電極與該第一閘極絕緣膜之間，其中該第二閘極絕緣膜包含氧化矽。
[3] 如申請專利範圍第1項所述之半導體裝置，其中該第一半導體層包含微晶矽。
[4] 如申請專利範圍第1項所述之半導體裝置，其中該第一半導體層包含硼。
[5] 如申請專利範圍第1項所述之半導體裝置，其中該第一半導體層及該對第二半導體層彼此接觸。
[6] 如申請專利範圍第1項所述之半導體裝置，其中該微晶矽包含具有直徑由0.5至20奈米的晶粒。
[7] 一種顯示裝置，包含：一基板；一閘極電極，在該基板上；一第一閘極絕緣膜，在該閘極電極上；一第一半導體層，在該第一閘極絕緣膜上；一對第二半導體層，在該第一半導體層上；一對第三半導體層，在該對第二半導體層上；一第一導電層，在該對第三半導體層之一半導體層上；一第二導電層，在該對第三半導體層之另一半導體層上；一第一絕緣膜，在該第一導電層與該第二導電層上；及一像素電極，在該第一絕緣膜上並電氣連接至該第一導電層與該第二導電層之一，其中該閘極電極包含鈦，其中該第一閘極絕緣膜包含氮化矽，其中該對第二半導體層包含微晶矽，其中該對第三半導體層包含微晶矽，其中該第一絕緣膜與在該對第二半導體層間之該第一半導體層接觸，其中該對第三半導體層包含磷，其中該對第二半導體層具有較該對第三半導體層為低之導電率，其中該第一導電層及該第二導電層包含：一第一層包含鈦；及一第二層在該第一層上，該第二層包含鋁，及其中該第一絕緣膜包含氮化矽。
[8] 如申請專利範圍第7項所述之顯示裝置，更包含第二閘極絕緣膜，在該閘極電極與該第一閘極絕緣膜之間，其中該第二閘極絕緣膜包含氧化矽。
[9] 如申請專利範圍第7項所述之顯示裝置，其中該第一半導體層包含微晶矽。
[10] 如申請專利範圍第7項所述之顯示裝置，其中該第一半導體層包含硼。
[11] 如申請專利範圍第7項所述之顯示裝置，其中該第一半導體層與該對第二半導體層係彼此接觸。
[12] 如申請專利範圍第7項所述之顯示裝置，其中該微晶矽包含具有直徑由0.5至20奈米的晶粒。
[13] 如申請專利範圍第7項所述之顯示裝置，其中該像素電極包含由Ca、Al、CaF、MgAg、及AlLi構成之群組所選出之一。
[14] 如申請專利範圍第7項所述之顯示裝置，更包含：一場致發光層，在該像素電極上；及一第三導電層，在該場致發光層上。
[15] 如申請專利範圍第7項所述之顯示裝置，更包含一第二絕緣膜在該像素電極上，其中該第二絕緣膜包含一開口。
[16] 如申請專利範圍第7項所述之顯示裝置，更包含一驅動電路，在該基板上，其中該驅動電路包含一電晶體，其包含微晶矽。
[17] 如申請專利範圍第7項所述之顯示裝置，更包含：一連接端點，在該基板上；一各向異性導電膜，在該連接端點上；及一FPC，在該各向異性導電膜上。
[18] 一種包含如申請專利範圍第7項所述之顯示裝置的電子裝置，其中該電子裝置係由視訊照相機、數位照相機、護目鏡型顯示器、導航系統、聲音再生設備、筆記型個人電腦、遊戲機、可攜式資訊端點、及影像再生系統所構成之群組中所選出之一。

类似技术:

公开号 | 公开日 | 专利标题

TWI399580B|2013-06-21|半導體裝置及顯示裝置

JP2020122981A|2020-08-13|表示装置

JP2021182549A|2021-11-25|発光装置

JP4112527B2|2008-07-02|システムオンパネル型の発光装置の作製方法

JP4939737B2|2012-05-30|発光装置

JP4849739B2|2012-01-11|表示パネルの作製方法

JP2004361424A|2004-12-24|素子基板、発光装置及び発光装置の駆動方法

JP2005049832A|2005-02-24|液晶表示装置

JP4906106B2|2012-03-28|発光装置

同族专利:

公开号 | 公开日

CN100474362C|2009-04-01|

TW200506450A|2005-02-16|

TWI399580B|2013-06-21|

CN1577435A|2005-02-09|

KR20090083885A|2009-08-04|

CN101483181A|2009-07-15|

TW200801672A|2008-01-01|

CN101335303B|2011-05-18|

US8319219B2|2012-11-27|

KR101239159B1|2013-03-05|

KR20100010501A|2010-02-01|

KR20120023585A|2012-03-13|

KR20050009179A|2005-01-24|

US20130187166A1|2013-07-25|

JP2011199300A|2011-10-06|

US20050012097A1|2005-01-20|

US8735896B2|2014-05-27|

TWI368774B|2012-07-21|

KR20070110226A|2007-11-16|

US20080284709A1|2008-11-20|

CN101335303A|2008-12-31|

US8373166B2|2013-02-12|

JP5143255B2|2013-02-13|

TWI395996B|2013-05-11|

CN101483181B|2012-02-08|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

US4464415A|1980-03-03|1984-08-07|Shunpei Yamazaki|Photoelectric conversion semiconductor manufacturing method|

US5091334A|1980-03-03|1992-02-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

US6900463B1|1980-06-30|2005-05-31|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

US5859443A|1980-06-30|1999-01-12|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

US5262350A|1980-06-30|1993-11-16|Semiconductor Energy Laboratory Co., Ltd.|Forming a non single crystal semiconductor layer by using an electric current|

JPH0432554B2|1980-06-30|1992-05-29|||

US5032883A|1987-09-09|1991-07-16|Casio Computer Co., Ltd.|Thin film transistor and method of manufacturing the same|

JP3054187B2|1990-11-09|2000-06-19|株式会社半導体エネルギー研究所|絶縁ゲイト型半導体装置の作製方法|

TW237562B|1990-11-09|1995-01-01|Semiconductor Energy Res Co Ltd||

US5514879A|1990-11-20|1996-05-07|Semiconductor Energy Laboratory Co., Ltd.|Gate insulated field effect transistors and method of manufacturing the same|

US7576360B2|1990-12-25|2009-08-18|Semiconductor Energy Laboratory Co., Ltd.|Electro-optical device which comprises thin film transistors and method for manufacturing the same|

KR950013784B1|1990-11-20|1995-11-16|가부시키가이샤 한도오따이 에네루기 겐큐쇼|반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터|

US7115902B1|1990-11-20|2006-10-03|Semiconductor Energy Laboratory Co., Ltd.|Electro-optical device and method for manufacturing the same|

US7098479B1|1990-12-25|2006-08-29|Semiconductor Energy Laboratory Co., Ltd.|Electro-optical device and method for manufacturing the same|

JP2838318B2|1990-11-30|1998-12-16|株式会社半導体エネルギー研究所|感光装置及びその作製方法|

US5821563A|1990-12-25|1998-10-13|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device free from reverse leakage and throw leakage|

JP2997737B2|1990-12-25|2000-01-11|株式会社半導体エネルギー研究所|液晶表示装置|

US5849601A|1990-12-25|1998-12-15|Semiconductor Energy Laboratory Co., Ltd.|Electro-optical device and method for manufacturing the same|

US6028333A|1991-02-16|2000-02-22|Semiconductor Energy Laboratory Co., Ltd.|Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors|

JP2794499B2|1991-03-26|1998-09-03|株式会社半導体エネルギー研究所|半導体装置の作製方法|

JP2845303B2|1991-08-23|1999-01-13|株式会社半導体エネルギー研究所|半導体装置とその作製方法|

EP0535979A3|1991-10-02|1993-07-21|Sharp Kabushiki Kaisha|A thin film transistor and a method for producing the same|

KR930013808A|1991-12-26|1993-07-22|순페이 야마자끼|액정 표시 장치|

KR0130955B1|1992-10-07|1998-04-14|쓰지 하루오|박막 트랜지스터의 제조방법 및 액정표시장치의 제조방법|

KR100225098B1|1996-07-02|1999-10-15|구자홍|박막트랜지스터의 제조방법|

KR19980023376A|1996-09-30|1998-07-06|엄길용|박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법|

TW476856B|1997-06-27|2002-02-21|Toshiba Corp|Liquid crystal display device|

US6121660A|1997-09-23|2000-09-19|Semiconductor Energy Laboratory Co., Ltd.|Channel etch type bottom gate semiconductor device|

US6680223B1|1997-09-23|2004-01-20|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method of manufacturing the same|

KR100458842B1|1997-12-01|2005-04-06|삼성전자주식회사|액정 표시 장치용 박막 트랜지스터 및 제조 방법|

US6420988B1|1998-12-03|2002-07-16|Semiconductor Energy Laboratory Co., Ltd.|Digital analog converter and electronic device using the same|

EP1020920B1|1999-01-11|2010-06-02|Sel Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device having a driver TFT and a pixel TFT on a common substrate|

JP4393662B2|2000-03-17|2010-01-06|株式会社半導体エネルギー研究所|液晶表示装置の作製方法|

JP3415602B2|2000-06-26|2003-06-09|鹿児島日本電気株式会社|パターン形成方法|

JP3359906B2|2000-08-10|2002-12-24|株式会社半導体エネルギー研究所|半導体装置の作製方法|

CN1174480C|2000-11-24|2004-11-03|友达光电股份有限公司|薄膜晶体管平面显示器的制作方法|

CN1154174C|2001-05-30|2004-06-16|友达光电股份有限公司|平面显示器制造方法|

US6593624B2|2001-09-25|2003-07-15|Matrix Semiconductor, Inc.|Thin film transistors with vertically offset drain regions|

CN1293625C|2001-11-21|2007-01-03|瀚宇彩晶股份有限公司|薄膜晶体管阵列基板的制造方法及其结构|TWI336921B|2003-07-18|2011-02-01|Semiconductor Energy Lab|Method for manufacturing semiconductor device|

US7245297B2|2004-05-22|2007-07-17|Semiconductor Energy Laboratory Co., Ltd.|Display device and electronic device|

US8058652B2|2004-10-28|2011-11-15|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element|

CN101167189B|2005-04-27|2013-09-18|株式会社半导体能源研究所|半导体器件的制造方法|

EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|

KR20070041856A|2005-10-17|2007-04-20|삼성전자주식회사|박막 트랜지스터 표시판 및 그 제조 방법|

CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|

JP2008091599A|2006-10-02|2008-04-17|Sony Corp|薄膜トランジスタおよびその製造方法ならびに表示装置|

JP5331389B2|2007-06-15|2013-10-30|株式会社半導体エネルギー研究所|表示装置の作製方法|

US8921858B2|2007-06-29|2014-12-30|Semiconductor Energy Laboratory Co., Ltd.|Light-emitting device|

US9176353B2|2007-06-29|2015-11-03|Semiconductor Energy Laboratory Co., Ltd.|Liquid crystal display device|

US8334537B2|2007-07-06|2012-12-18|Semiconductor Energy Laboratory Co., Ltd.|Light-emitting device|

US7738050B2|2007-07-06|2010-06-15|Semiconductor Energy Laboratory Co., Ltd|Liquid crystal display device|

US7998800B2|2007-07-06|2011-08-16|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductor device|

JP2009049384A|2007-07-20|2009-03-05|Semiconductor Energy Lab Co Ltd|発光装置|

US7633089B2|2007-07-26|2009-12-15|Semiconductor Energy Laboratory Co., Ltd.|Liquid crystal display device and electronic device provided with the same|

US7897971B2|2007-07-26|2011-03-01|Semiconductor Energy Laboratory Co., Ltd.|Display device|

US8786793B2|2007-07-27|2014-07-22|Semiconductor Energy Laboratory Co., Ltd.|Display device and manufacturing method thereof|

US8330887B2|2007-07-27|2012-12-11|Semiconductor Energy Laboratory Co., Ltd.|Liquid crystal display device and electronic device|

KR101399608B1|2007-07-27|2014-05-26|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치의 제작방법|

JP5395382B2|2007-08-07|2014-01-22|株式会社半導体エネルギー研究所|トランジスタの作製方法|

US7611930B2|2007-08-17|2009-11-03|Semiconductor Energy Laboratory Co., Ltd.|Method of manufacturing display device|

US8101444B2|2007-08-17|2012-01-24|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductor device|

JP2009071289A|2007-08-17|2009-04-02|Semiconductor Energy Lab Co Ltd|半導体装置およびその作製方法|

US20090090915A1|2007-10-05|2009-04-09|Semiconductor Energy Laboratory Co., Ltd.|Thin film transistor, display device having thin film transistor, and method for manufacturing the same|

JP2009130229A|2007-11-27|2009-06-11|Semiconductor Energy Lab Co Ltd|半導体装置の作製方法|

US8030655B2|2007-12-03|2011-10-04|Semiconductor Energy Laboratory Co., Ltd.|Thin film transistor, display device having thin film transistor|

US7910929B2|2007-12-18|2011-03-22|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

JP5527966B2|2007-12-28|2014-06-25|株式会社半導体エネルギー研究所|薄膜トランジスタ|

US8101442B2|2008-03-05|2012-01-24|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing EL display device|

CN102077331B|2008-06-27|2014-05-07|株式会社半导体能源研究所|薄膜晶体管|

KR101602252B1|2008-06-27|2016-03-10|가부시키가이샤 한도오따이 에네루기 켄큐쇼|박막 트랜지스터, 반도체장치 및 전자기기|

US8258511B2|2008-07-02|2012-09-04|Applied Materials, Inc.|Thin film transistors using multiple active channel layers|

KR101644406B1|2008-09-12|2016-08-01|가부시키가이샤 한도오따이 에네루기 켄큐쇼|표시 장치|

CN102150191B|2008-09-12|2013-07-24|株式会社半导体能源研究所|显示装置|

KR102246123B1|2008-09-19|2021-04-30|가부시키가이샤 한도오따이 에네루기 켄큐쇼|표시 장치|

KR101273913B1|2008-09-19|2013-06-17|가부시키가이샤 한도오따이 에네루기 켄큐쇼|표시 장치|

KR102275487B1|2008-09-19|2021-07-12|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체장치|

WO2010038820A1|2008-10-03|2010-04-08|Semiconductor Energy Laboratory Co., Ltd.|Display device|

US8741702B2|2008-10-24|2014-06-03|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductor device|

JP2010113253A|2008-11-07|2010-05-20|Hitachi Displays Ltd|表示装置及び表示装置の製造方法|

JP5498762B2|2008-11-17|2014-05-21|株式会社半導体エネルギー研究所|薄膜トランジスタの作製方法|

WO2010067698A1|2008-12-11|2010-06-17|Semiconductor Energy Laboratory Co., Ltd.|Thin film transistor and display device|

US8530897B2|2008-12-11|2013-09-10|Semiconductor Energy Laboratory Co., Ltd.|Display device including an inverter circuit having a microcrystalline layer|

US7989325B2|2009-01-13|2011-08-02|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor|

KR101988341B1|2009-09-04|2019-06-12|가부시키가이샤 한도오따이 에네루기 켄큐쇼|발광 장치 및 발광 장치를 제작하기 위한 방법|

WO2011027656A1|2009-09-04|2011-03-10|Semiconductor Energy Laboratory Co., Ltd.|Transistor and display device|

US8395156B2|2009-11-24|2013-03-12|Semiconductor Energy Laboratory Co., Ltd.|Display device|

KR102241766B1|2009-12-04|2021-04-19|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제조 방법|

KR101836067B1|2009-12-21|2018-03-08|가부시키가이샤 한도오따이 에네루기 켄큐쇼|박막 트랜지스터와 그 제작 방법|

US8598586B2|2009-12-21|2013-12-03|Semiconductor Energy Laboratory Co., Ltd.|Thin film transistor and manufacturing method thereof|

US8476744B2|2009-12-28|2013-07-02|Semiconductor Energy Laboratory Co., Ltd.|Thin film transistor with channel including microcrystalline and amorphous semiconductor regions|

US8383434B2|2010-02-22|2013-02-26|Semiconductor Energy Laboratory Co., Ltd.|Thin film transistor and manufacturing method thereof|

JP2011181596A|2010-02-26|2011-09-15|Mitsubishi Electric Corp|半導体装置及びその製造方法|

KR101810592B1|2010-04-07|2017-12-20|가부시키가이샤 한도오따이 에네루기 켄큐쇼|트랜지스터|

US8830278B2|2010-04-09|2014-09-09|Semiconductor Energy Laboratory Co., Ltd.|Liquid crystal display device and method for driving the same|

CN102834861B|2010-04-09|2016-02-10|株式会社半导体能源研究所|液晶显示设备和驱动该液晶显示设备的方法|

KR101758297B1|2010-06-04|2017-07-26|가부시키가이샤 한도오따이 에네루기 켄큐쇼|표시 장치 및 전자 기기|

WO2011158948A1|2010-06-18|2011-12-22|Semiconductor Energy Laboratory Co., Ltd.|Method of manufacturing power storage device|

US8564529B2|2010-06-21|2013-10-22|Semiconductor Energy Laboratory Co., Ltd.|Method for driving liquid crystal display device|

US9286848B2|2010-07-01|2016-03-15|Semiconductor Energy Laboratory Co., Ltd.|Method for driving liquid crystal display device|

US9336739B2|2010-07-02|2016-05-10|Semiconductor Energy Laboratory Co., Ltd.|Liquid crystal display device|

US8988337B2|2010-07-02|2015-03-24|Semiconductor Energy Laboratory Co., Ltd.|Driving method of liquid crystal display device|

KR101830193B1|2010-07-02|2018-02-20|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 반도체 장치의 제작 방법|

WO2012002165A1|2010-07-02|2012-01-05|Semiconductor Energy Laboratory Co., Ltd.|Liquid crystal display device and method for driving liquid crystal display device|

KR20120003374A|2010-07-02|2012-01-10|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 반도체 장치의 제작 방법|

JP2012048220A|2010-07-26|2012-03-08|Semiconductor Energy Lab Co Ltd|液晶表示装置及びその駆動方法|

JP5825895B2|2010-08-06|2015-12-02|株式会社半導体エネルギー研究所|液晶表示装置|

US9230826B2|2010-08-26|2016-01-05|Semiconductor Energy Laboratory Co., Ltd.|Etching method using mixed gas and method for manufacturing semiconductor device|

US8704230B2|2010-08-26|2014-04-22|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

US8643580B2|2010-08-31|2014-02-04|Semiconductor Energy Laboratory Co., Ltd.|Method for driving liquid crystal display device|

KR102110496B1|2010-12-03|2020-05-13|가부시키가이샤 한도오따이 에네루기 켄큐쇼|산화물 반도체막 및 반도체 장치|

US8730416B2|2010-12-17|2014-05-20|Semiconductor Energy Laboratory Co., Ltd.|Liquid crystal display device|

JP5644511B2|2011-01-06|2014-12-24|ソニー株式会社|有機ｅｌ表示装置及び電子機器|

US9167234B2|2011-02-14|2015-10-20|Semiconductor Energy Laboratory Co., Ltd.|Display device|

US9035860B2|2011-02-16|2015-05-19|Semiconductor Energy Laboratory Co., Ltd.|Display device|

WO2012111427A1|2011-02-16|2012-08-23|Semiconductor Energy Laboratory Co., Ltd.|Display device|

US9443455B2|2011-02-25|2016-09-13|Semiconductor Energy Laboratory Co., Ltd.|Display device having a plurality of pixels|

US8994763B2|2011-03-25|2015-03-31|Semiconductor Energy Laboratory Co., Ltd.|Display device and driving method of the same|

US9082860B2|2011-03-31|2015-07-14|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

US9024927B2|2011-06-15|2015-05-05|Semiconductor Energy Laboratory Co., Ltd.|Display device and method for driving the same|

US8988411B2|2011-07-08|2015-03-24|Semiconductor Energy Laboratory Co., Ltd.|Display device|

JP6178050B2|2011-07-15|2017-08-09|株式会社半導体エネルギー研究所|表示装置|

KR20130010834A|2011-07-19|2013-01-29|가부시키가이샤 한도오따이 에네루기 켄큐쇼|표시 장치|

EP2671965A3|2012-06-08|2014-03-12|Wintek Corporation|Method of forming thin film polysilicon layer and method of forming thin film transistor|

CN103489762A|2012-06-08|2014-01-01|胜华科技股份有限公司|形成多晶硅薄膜的方法|

KR101614398B1|2012-08-13|2016-05-02|엘지디스플레이 주식회사|박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치|

JP2014041874A|2012-08-21|2014-03-06|Sony Corp|半導体装置およびその製造方法、並びに電子機器|

CA2912480C|2013-05-14|2017-12-19|Bent Urup Holding Aps|Plant for fish farming and its use|

KR102100880B1|2013-06-26|2020-04-14|엘지디스플레이 주식회사|유기발광 다이오드 표시장치|

CN103985736A|2014-04-30|2014-08-13|京东方科技集团股份有限公司|Amoled阵列基板及制作方法和显示装置|

US9991471B2|2014-12-26|2018-06-05|Semiconductor Energy Laboratory Co., Ltd.|Light-emitting element, light-emitting device, display device, and electronic device|

CN108242453B|2016-12-23|2020-07-28|京东方科技集团股份有限公司|一种oled显示面板及显示装置|

CN107968097B|2017-11-24|2020-11-06|深圳市华星光电半导体显示技术有限公司|一种显示设备、显示基板及其制作方法|

KR101988834B1|2018-10-29|2019-06-12|최병우|도어용 유압실린더 분할형 로드 및 그를 구비하는 도어용 유압실린더|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

JP2003273872||2003-07-14||

[返回顶部]